1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
|
ORGANIZATION_BLOCK OB 1
BEGIN
// Test C# immediate
L C#123
__ASSERT== __ACCU 1, 291
// Test down counter (ZR)
CLR
FR Z 10
SET
R Z 10
FR Z 10
U Z 10
__ASSERT== __STW VKE, 0
L C#123
SET
S Z 10
U Z 10
__ASSERT== __STW VKE, 1
CLR
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 123
SET
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 122
CLR
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 122
LC Z 10
__ASSERT== __ACCU 1, C#122
L C#1
CLR
S Z 10
SET
S Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 1
CLR
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 1
SET
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 0
L Z 10
__ASSERT== __ACCU 1, 0
CLR
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 0
SET
ZR Z 10
U Z 10
__ASSERT== __STW VKE, 0
L Z 10
__ASSERT== __ACCU 1, 0
// Test up counter (ZV)
CLR
FR Z 10
SET
R Z 10
FR Z 10
U Z 10
__ASSERT== __STW VKE, 0
L C#123
SET
S Z 10
U Z 10
__ASSERT== __STW VKE, 1
CLR
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 123
SET
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 124
CLR
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 124
LC Z 10
__ASSERT== __ACCU 1, C#124
L C#998
CLR
S Z 10
SET
S Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 998
CLR
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
SET
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 999
CLR
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
SET
ZV Z 10
U Z 10
__ASSERT== __STW VKE, 1
L Z 10
__ASSERT== __ACCU 1, 999
// Test FR
CLR
FR Z 10
SET
R Z 10
FR Z 10
U Z 10
__ASSERT== __STW VKE, 0
SET
ZV Z 10
L Z 10
__ASSERT== __ACCU 1, 1
CLR
FR Z 10
SET
FR Z 10
ZV Z 10
L Z 10
__ASSERT== __ACCU 1, 2
ZR Z 10
L Z 10
__ASSERT== __ACCU 1, 1
CLR
FR Z 10
SET
FR Z 10
ZR Z 10
L Z 10
__ASSERT== __ACCU 1, 0
SET
L C#321
S Z 10
L Z 10
__ASSERT== __ACCU 1, 321
CLR
FR Z 10
SET
FR Z 10
L C#123
S Z 10
L Z 10
__ASSERT== __ACCU 1, 123
SET
FR Z 10
L C#888
S Z 10
L Z 10
__ASSERT== __ACCU 1, 123
// Test counter parameter
AUF DB 1
L DBW 0
__ASSERT== __ACCU 1, 24
CALL FB 1, DB 1 (
COUNTER_VAR := Z 42
)
CALL SFC 46 // STOP CPU
END_ORGANIZATION_BLOCK
FUNCTION_BLOCK FB 1
VAR_INPUT
COUNTER_VAR : COUNTER;
END_VAR
BEGIN
L DIW 0
__ASSERT== __ACCU 1, 42
L #COUNTER_VAR
__ASSERT== __ACCU 1, 0
U #COUNTER_VAR
__ASSERT== __STW VKE, 0
SET
ZV Z 42
CLR
ZV Z 42
U #COUNTER_VAR
__ASSERT== __STW VKE, 1
L #COUNTER_VAR
__ASSERT== __ACCU 1, 1
ZV #COUNTER_VAR
ZR #COUNTER_VAR
FR #COUNTER_VAR
END_FUNCTION_BLOCK
DATA_BLOCK DB 1
FB 1
BEGIN
COUNTER_VAR := Z 24;
END_DATA_BLOCK
|
