1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
|
__STWRST
L 10
+ 20
__ASSERT== __ACCU 1, 30
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L W#16#FFFF
+ 20
__ASSERT== __ACCU 1, 19
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L W#16#FFFF
+ L#20
__ASSERT== __ACCU 1, DW#16#00010013
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L 10
+ -1
__ASSERT== __ACCU 1, 9
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L 10
+ L#-1
__ASSERT== __ACCU 1, 9
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L 10
+ -20
__ASSERT== __ACCU 1, DW#16#0000FFF6
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
__STWRST
L 10
+ L#-20
__ASSERT== __ACCU 1, DW#16#FFFFFFF6
__ASSERT== __STW A0, 0
__ASSERT== __STW A1, 0
__ASSERT== __STW OV, 0
__ASSERT== __STW OS, 0
CALL SFC 46 // STOP CPU
|
